⑫特 許 公 報(B2) 平5-56534

Solnt. Cl. 5

識別記号

庁内整理番号

2000公告 平成5年(1993)8月19日

G 06 F 7/38

В 9291-5B

発明の数 1 (全4頁)

69発明の名称

丸め回路のステイツキー信号発生回路

②特 顧 昭62-2219

司

❸公 開 昭63-168724

29出 願 昭62(1987)1月7日

@昭63(1988)7月12日

@発 明 者 荒井 誠

東京都港区芝 5 丁目33番 1 号 日本電気株式会社内

②出 願 人 日本電気株式会社

東京都港区芝5丁目7番1号

13代 理 人 弁理士 京本 直樹

外2名

審査官 下 B 善

切特許請求の範囲

2進方式と10進方式を兼ね備えた複数のレジ スタを有する数値演算プロセッサのための丸め回 路のステイツキー信号発生回路にして、2進・10 進弁別信号に従つてシフト制御信号を選択的にシ フトして補正シフト制御信号を出力する第1の回 路と、シフトにより前記レジスタからこばれたデ ータの内の、前記補正シフト制御信号により規定 される範囲のデータに応答してステイツキー信号 を発生する第2の回路とを具備することを特徴と 10 する丸め回路のステイツキー信号発生回路。

発明の詳細な説明

産業上の利用分野

本発明は、数値演算プロセッサのための丸め回 路に関し、特に2進方式と10進方式を兼ね備えた 15 である。 丸め回路のためのステイツキー信号発生回路に関 する。

従来の技術

従来、数値演算プロセツサにおいて、丸め処理 めの方法は、2進方式では、ガードピット、ラウ ンドピツトの2ピツトが必要であり、10進方式で は、ガードデジット、ラウンドデジットの2デジ ツトが必要であり、それらの値によつて、丸めを において制御される。

発明が解決しようとする問題点

2進方式と10進方式を兼ね備えた複数のレジス

タを持つ数値演算プロセッサにおいて、上述した 従来の丸め回路では、たとえば、2進方式で左へ 3ピット以上シフトをする場合、10進のガードデ ジットとラウンドデジットがデータの中に入り込 5 む。そこで、シフトしたときに10進方式のガード デジットとラウンドデジットがデータの中に入り 込むことを防ぐため、マイクロプログラムにおい て2進命令と10進命令に分けておかなければなら ない。

2

また、右シフトの場合、こぼれおちるピットの 位置が 2進方進と10進方式では違うため、同じよ うに2進命令と10進命令を分けておかなければな らない。このため、マイクロ命令が、2進方式だ けを行なうマイクロ命令に比較して、余分に必要

そこで、本発明は、2進方式と10進方式を兼ね 備えた複数のレジスタを持つ数値演算プロセツサ において、丸め処理を2進方式と10進方式とに分 けることによるマイクロプログラムの増大を抑制 が数値演算に欠かせない。この種の丸め回路の丸 20 することができる丸め回路を提供せんとするもの である。

問題点を解決するための手段

すなわち、本発明によるならば、2進方式と10 進方式を兼ね備えた複数のレジスタを有する数値 行なう。その処理は、従来、マイクロプログラム 25 演算プロセッサのための丸め回路のステイッキー 信号発生回路にして、2進・10進弁別信号に従っ てシフト制御信号を選択的にシフトして補正シフ ト制御信号を出力する第1の回路と、シブトによ

り前記レジスタからこぼれたデータの内の、前記 補正シフト制御信号により規定される範囲のデー タに応答してステイツキー信号を発生する第2の 回路とを具備することを特徴とする丸め回路のス テイツキー信号発生回路が提供される。

作用

以上のようなステイツキー信号発生回路におい て、2進・10進弁別信号は例えばマイクロ命令ま たはマイクロ命令をデコードすることにより得ら れる。

そのような2進・10進弁別信号を受ける第1の 回路は、2進方式と10進方式の違いによつて、こ ばれデータ内に2進用丸めガードピットと2進用 ランウドビツトが存在する可能性または10進用丸 在する可能性に従つて、シフト量制御信号を選択 的にシフトして補正シフト制御信号を出力する。 その補正シフト制御信号を受ける第2の回路は、 シフトにより前記レジスタからこぼれたデータの 内の、前記補正シフト制御信号により規定される 20 範囲のデータに応答して、すなわち、2進方式の 場合にはこばれデータ内に2進用丸めガードビッ トと2進用ランウドピットが存在する範囲のデー タに応答し、10進方式の場合にはこぼれアータ内 ジットが存在する範囲のデータに応答して、ステ イツキー信号を発生する。

従つて、丸め用のガードピット、ラウンドピッ トもしくはガードデジツト、ラウンドデジット て得られる2進・10進弁別信号により制御される ことにより、マイクロプログラムが削減できる。 実施例

次に、本発明の実施例を図面を参照して説明す る。

第2図は、2進方式と10進方式を兼ね備えたの。 レジスタの概略図である。レジスタ10は、10進 方式の場合には、ガードデジット及びラウンドデ ジットをLSBから8ビットの範囲に有しており、 2進方式の場合には、ガードピットG及びラウン 40 ドビットRをLSBから8ビット目と7ビット目 に有している。従つて、データピットは、LSB から9ピツト目から上位に位置している。それ 故、そのようなレジスタの内容を右にシフトした

場合、こぼれたビツトの中の、ガードデジツト及 びラウンドデジツトと、ガードピツトG及びラウ ンドビットRとの位置は、2進方式と10進方式と で異なる。

本発明は、その違いを判別して、右シフトを行 なつたときにこぼれたビツトの内の、ガードデジ ツト、ラウンドデジット、ガードピット、ラウン ドピットに相当するビットに"1"が存在する場 合、丸め処理を行なうためステイツキー信号 10 (STICKY) を発生する。しかし、2進方式と10 進方式では、同じビツト数をシフトしてもレジス タからこぼれるピットが違つている。そこで、マ イクロ命令もしくはマクロ命令をデコードして得る られる2進・10進弁別信号に基づいて、こぼれた めガードデジットと10進用ラウンドデジットが存 15 ピットに、ガードデジット、ラウンドデジット、 ガードピット、ラウンドピットの"1"が存在す るかどうか判別してスティッキー信号を発生す る。第1図は、その本発明のステイツキー信号発 生回路の一実施例である。

レジスタ10からの8ピツトのシフト制御ライ ン12は、LSBのシフト制御ライン12 (第1 図において最上部のシフト制御ライン12)を除 いて、それぞれトランスフアーゲート14を介し て対応するORゲート16の一方に接続されてい に10進用丸めガードデジットと10進用ラウンドデ 25 る。各ORゲート 1 6 の出力は、対応するトラン スフアーゲート18のゲートに接続される共に、 直ぐ下位のORゲート18の他方の入力に接続さ れている。そして、MSBのORゲート16(第1 図において最下部のORゲート16)の他方の入 が、マイクロ命令およびマクロ命令をデコードし 30 力は接地されている。従つて、全てのORゲート **16の一方の入力が"0"である場合、全ての** ORゲート16の出力は"0"となる。しかし、 1つでもORゲートの一方の入力に"1"が印加 されると、そのORゲートだけでなくそれより下 35 位のORゲートの出力も"1"となる。

> 更に、8ピツトのシフト制御ライン12は、そ れぞれトランスフアーゲート20を介して、6ピ ツト下位にシフトしたORゲート16の一方に接 続されている。

トランスフアーゲート 14のゲートには、イン バータ22及び24を介して、マイクロ命令もし くはマクロ命令をデコードして得られた2進・10 進弁別信号26が印加され、トランスフアーゲー ト20のゲートには、インバータ22の出力が印

加される。従つて、トランスフアーゲート14の ゲートとトランスフアーゲート20のゲートに は、互いに反転した信号が印加され、一方がオン のときは他方がオフとなるようになされている。

フアーゲート30のゲートに接続され、そのトラ ンスフアーゲート30は、トランスフアーゲート 18と直列に接続されているトランスフアーゲー ト32のゲートに接続されている。そして、トラ ンスフアーゲート 18と32との直列回路は、ラ 10 イン34とアースとの間に接続されている。その ライン34にはインパータ36が接続され、その インパータ36がステイツキー信号38を出力す

次に、上記した本発明によるステイツキー信号 15 発生回路の動作を説明する。

今、10進方式を使い右シフトを考える。10進方 式の場合、2進・10進弁別信号26によりトラン スフアーゲート14はオンとなり、トランスフア 御ライン12上のシフト制御信号がシフトせずそ のままORゲート16に入力される。それ故、ア クテイブなシフト制御信号を受けるORゲート 1 6とその下位のORゲート16の出力、すなわち シフトしたピット数に対応するORゲート 1 6 の 25 出力が"1"のとなる。従つて、出力が"1"の ORゲート 16 に対応するトランスフアーゲート 32がアクテイブ可能となり、そのアクテイブ可 能なトランスフアーゲート32に接続されている ライン34はローレベルとなり、ステイキー信号 38は"1"となる。しかし、アクテイプ可能な トランスフアーゲート32に接続されているデー タライン28上のデータ全てが"0"のときには

ステイキー信号38は"0"となる。

次に2進方式の場合、トランスフアーゲート1 4はオフとなり、トランスフアーゲート20がオ ンとなる。それ故、シフト制御信号12がシフト また、データライン28が、対応するトランス 5 されてLSBから6ピツトまでのデータを無視し、 7ピット目のデータからトランスフアーゲート3 2に入る。そして、10進方式と同様にデータ28 が"1"のとき、ステイキー信号38は"1"と なり、データ5が"0"のときは"0"となる。 以上説明した実施例は0ビツトから7ビツトま でシフトした場合であるが、実際はバイトを考え て、ビットとパイトの組合せでこぼれおちたすべ てのデータの"1"を検出するようにできる。

以上説明したように本発明は、2進方式と10進 方式を兼ね備えたレジスタにおいて、丸め用のガ ードピツト、ラウンドピツトもしくはガートデジ ツト、ラウンドデジツトがマイクロ命令およびマ クロ命令によつて制御されることにより、マイク ーゲート20はオフとなる。その結果、シフト制 20 ロプログラムの削減により、マイクロROMの容 量が小さくなる。またマイクロ命令そのものが少 なくすみ、マイクロ命令をデコードする部分が少 なくなる。

図面の簡単な説明

発明の効果

第1図は、本発明によるステイキー信号発生回 路の実施例の回路図、第2図は、2進方式と10進 方式を兼ね備えたレジスタの概略図である。

(主な参照番号)、10……レジスタ、12… …シフト制御ライン、14,20·····2進、10進 データライン 2 8 上に "1" のピットがあれば、 30 を区別するトランスフアーゲート、 1 6 ······OR ゲート、26……マイクロ命令もしくはマクロ命 令をデコードした2進・10進弁別信号、28…… データライン、38……ステイキー信号。



